Non ci sono prodotti a carrello.
Cadence amplia il portafoglio di IP con SerDes PAM4 Long-Reach 56G su processi TSMC N7 e N6
IP SerDes multi-rate basato su DSP ottimizzato PPA per la progettazione di SoC 5G e…
IP SerDes multi-rate basato su DSP ottimizzato PPA per la progettazione di SoC 5G e…
Gli ultimi potenziamenti al portafoglio offrono un throughput di verifica migliorato per garantire che SoC…
Flusso collaudato e migliorato con motori di piazzamento e ottimizzazione fisica unificati utilizzati per…
STMicroelectronics ha effettuato il tape-out del SoC SerDes 56G-VSR e ha scelto Cadence come partner…
Il software ottimizzato consente di realizzare reti neurali a bassa potenza per applicazioni avanzate di…
La nuova PHY VIP consente una verifica completa e rapida del livello fisico per protocolli…
A embedded world 2020 (25-27 Febbraio 2020, Norimberga) Cadence presenterà i suoi DSP Tensilica…
Il successo dei progetti a 7nm con tecnologia digitale Cadence favorisce una più ampia collaborazione…
Il sistema di implementazione Cadence Innovus e la soluzione di integrità dell’alimentazione Voltus IC consentono…
Cadence Design Systems e National Instruments Corporation hanno annunciato oggi di aver concluso un accordo definitivo…