Non ci sono prodotti a carrello.
La nuova PHY VIP consente una verifica completa e rapida del livello fisico per protocolli complessi quali PCIe 5.0, USB3/4, DDR5, LPDDR5, HBM e MIPI CSI-2 e DSI 2.0
Cadence Design Systems annuncia la disponibilità della prima Verification IP (VIP) per PHY (physical layer). La VIP per PHY di Cadence copre protocolli differenti e consente ai clienti di testare e ottimizzare accuratamente i loro circuiti PHY, accelerando lo sviluppo dei progetti per applicazioni relative a data center, intelligenza artificiale (AI), machine learning (ML) e dispositivi mobili.
La Verification IP per PHY fa parte della Cadence Verification Suite e supporta la strategia Intelligent System Design della società, consentendo di raggiungere l’eccellenza nei progetti SoC attraverso soluzioni IP all’avanguardia. Per ulteriori informazioni sulla VIP Cadence PHY, visitare www.cadence.com/go/PHYVIP.
Il nuovo Cadence VIP per PHY offre ai clienti una soluzione di verifica completa per le interfacce e i protocolli di livello fisico più complicati e impegnativi, tra cui PIPE 5.2 per PCI Express (PCIe) 5.0, USB3 e USB4, DFI per LPDDR4, DDR5 e HBM2E, e MIPI D-PHYsm / C-PHYsm per CSI-2sm 2.0 e DSIsm 2.0.
Con PHY VIP, i clienti possono abbreviare il time-to-market attraverso funzionalità integrate avanzate per la verifica PHY come:
- Controlli di temporizzazione a livello PHY
- Capacità di guidare il traffico sensibile al protocollo e quello agnostico per test esaustivi
- Un punteggio integrato per per l’analisi del percorso di ricezione, del percorso di trasmissione e del loopback
- Controllo su jitter, clock dello spread spectrum e del bit error rate
Inoltre, la soluzione include la tecnologia Cadence TripleCheck che fornisce agli utenti un piano di verifica relativo a PHY collegato alle specifiche, nonché modelli di copertura completi e una suite di test per garantire la conformità alle specifiche dell’interfaccia.
“Il nostro team PHY ha utilizzato con successo Cadence VIP per la verifica di vari protocolli come USB3 e PCIe 4.0, permettendoci di fornire rapidamente design unici e innovativi per una vasta gamma di applicazioni“, ha dichiarato Yee-Wei Huang, vicepresidente e portavoce di Realtek. “Con la complessità insita nella verifica dei progetti PHY, Cadence VIP per PHY affronta un’attività di verifica critica e stimolante e fornisce la velocità e l’accuratezza di cui abbiamo bisogno per migliorare il time to market dei nostri clienti.”
“La verifica PHY richiede metodi unici per garantire che tutti i requisiti di tempistica, potenza e rendimento siano soddisfatti in varie condizioni“, ha affermato Moshik Rubin, Verification IP product management group director, System and Verification Group at Cadence. “Con il primo VIP dedicato del settore per PHY, stiamo permettendo ai nostri clienti di verificare in modo efficace i loro progetti PHY, garantendo la conformità alle specifiche standard nonché alle specifiche dell’applicazione per fornire il percorso più rapido per la chiusura della verifica IP“.
