Cadence Design Systems annuncia 13 nuove soluzioni di verifica IP

Le nuove soluzioni VIP consentono una verifica rapida e completa, assicurando l’allineamento dei SoC alle specifiche degli standard più recenti

Cadence Design Systems ha annunciato oggi la disponibilità di 13 nuove soluzioni IP di verifica (VIP) che consentono agli ingegneri di controllare in modo rapido ed efficace la conformità dei propri progetti alle specifiche dei protocolli standard più recenti. La nuova offerta VIP Cadence® consente ai clienti di sviluppare con sicurezza i propri SoC e microcontroller per applicazioni automotive, hyperscale, data center e mobili di nuova generazione, mantenendo il passo con i più recenti standard del settore, tra cui Arm® AMBA® 5 CHI-f, Universal Chiplet Interconnect Express™ (UCIe™), GDDR7, DDR5 DIMM, MIPI® A-PHY® e SoundWire® I3S, e USB4 2.0.

La nuova proposta VIP Cadence offre ai clienti una soluzione di verifica completa per i protocolli più complessi. I clienti Cadence possono contare sull’accesso a un’interfaccia di programmazione delle applicazioni (API) omogenea per tutte le soluzioni VIP, con modelli completi di funzioni bus (BFM), controlli di protocollo e modelli di copertura integrati che accelerano l’adozione. La VIP supporta più aree applicative e molteplici specifiche, tra cui:

• Data center hyperscale:
  • UCIe
  • AMBA 5 CHI-f
  • DTI
  • DDR5 DIMM di ultima generazione
• Automotive:
  • MIPI A-PHY 1.1
  • CAN XL
  • Flash ONFI 5.1
• Consumer e mobile:
  • USB4 2.0
  • GDDR7
  • MIPI SoundWire I3S (SWI3S)
  • LPDDR di ultima generazione
  • DFI
  • HDMI 2.1

Tutte le soluzioni VIP includono la tecnologia Cadence TripleCheck™, la quale fornisce agli utenti un piano di verifica conforme alle specifiche collegate a modelli di copertura completi e una suite di test per garantire la conformità alle specifiche dell’interfaccia. La nuova VIP supporta anche la System-Level Verification IP (System VIP) Cadence ampliata, la quale fornisce librerie di test, analisi delle prestazioni e verifica della coerenza dei dati e della cache a livello SoC. Utilizzando il portafoglio System VIP ampliato, i clienti possono migliorare l’efficienza di verifica SoC di 10 volte rispetto a un processo manuale.

“La VIP di memoria Cadence è una parte fondamentale del nostro processo di verifica ed è determinante per il successo dell’implementazione della nostra IP PHY di memoria”, ha affermato Ricky Lau, co-fondatore e CTO di The Six Semiconductor Inc. “In termini di VIP e di tecnologie avanzate di verifica SoC, Cadence continua a proporre nuove offerte che supportano gli standard più recenti. La VIP Cadence ha notevolmente ridotto i nostri tempi di sviluppo e aumentato la fiducia dei nostri clienti”.

“Man mano che i requisiti evolvono e aumenta la domanda per incrementare la larghezza di banda, ridurre i consumi e gestire in modo più efficiente la coerenza della cache, vengono proposti nuovi protocolli che permettono di affrontare questi problemi”, ha affermato Paul Cunningham, vicepresidente senior e direttore generale del System & Verification Group di Cadence. “Con queste 13 nuove VIP, Cadence offre ai clienti una serie di soluzioni ideali per garantire la conformità dei progetti alle specifiche standard, nonché alle metriche applicative di temporizzazione, potenza e prestazioni, fornendo il percorso più rapido per verificare IP e SoC”.

Le nuove soluzioni VIP fanno parte del più ampio flusso di verifica Cadence, comprendente l’emulazione Palladium® Z2, la prototipazione Protium™ X2, la simulazione Xcelium™, la piattaforma di verifica formale Jasper™, i tool Helium™ Virtual e Hybrid Studio e la piattaforma basata su AI Verisium™. Il flusso completo Cadence offre il massimo rendimento di verifica dei bug per dollaro investito al giorno. Le soluzioni VIP e il flusso di verifica completo supportano la strategia Intelligent System Design™ dell’azienda, consentendo di raggiungere l’eccellenza nella progettazione SoC. Per ulteriori informazioni, visitare www.cadence.com/go/NewVIP2023.