Non ci sono prodotti a carrello.
IAR Systems annuncia oggi il supporto iniziale per l’estensione RISC-V P da parte dei suoi strumenti di sviluppo IAR Embedded Workbench per RISC -V. Grazie a questo supporto iniziale per l’estensione, come implementato da Andes Technology, membro fondatore di RISC-V International, gli sviluppatori sono in grado di sfruttare una catena di strumenti di sviluppo all’avanguardia quando iniziano a sviluppare applicazioni basate sulla nuova estensione RISC-V core.
RISC-V International è in procinto di uniformare una serie di estensioni standard, oltre le istruzioni di base integer, che possono essere implementate o omesse a seconda degli obiettivi di progettazione (ad esempio obiettivi di energia / area / prestazioni / stoccaggio). L’estensione RISC-V P è progettata per essere un’estensione standard per le istruzioni Packed-SIMD. L’estensione ha come obiettivo un’elaborazione multimediale efficiente per audio, voce e immagini ed è una generalizzazione di un’estensione Packed-SIMD donata a RISC-V International da Andes Technology Corporation.
“Abbiamo ottenuto un aumento delle prestazioni di circa 9 volte dell’inferenza CIFAR-10 con le estensioni RISC-V P. Packed-SIMD offre ai processori periferici maggiore potenza di calcolo con una maggiore efficienza energetica e un aumento minimo dei costi, e tale capacità consente ai dispositivi periferici di gestire l’elaborazione vocale e video lenta“, commenta il dott. Chuanhua Chang, presidente dell’estensione RISC-V P Gruppo e responsabile della divisione Architecture di Andes Technology Corporation. “Siamo entusiasti di collaborare con IAR Systems per accelerare ulteriormente le prestazioni delle applicazioni basate su RISC-V in generale e l’estensione P in particolare. Insieme, forniamo soluzioni potenti che consentiranno ai nostri clienti di soddisfare e superare i loro requisiti di progetto.”
“Andes è un attore forte e attivo nella comunità RISC-V e insieme abbiamo molto da offrire per quanto riguarda le prestazioni“, afferma Anders Holmberg, General Manager Embedded Development Tools, IAR Systems. “Supportando congiuntamente l’estensione P, offriamo ampie possibilità per un potente sviluppo RISC-V e aggiungiamo nuovi modi per ottimizzare le prestazioni di applicazioni e hardware“.
RISC-V è un’architettura di set di istruzioni (ISA) libera e aperta basata sui principi RISC (Reduced Instruction Set Computing) stabiliti. Lanciato nel 2019, IAR Embedded Workbench per RISC-V offre un’eccellente tecnologia di ottimizzazione, aiutando gli sviluppatori a garantire che l’applicazione soddisfi le esigenze richieste e ottimizzi l’utilizzo della memoria integrata. Ciò consente inoltre alle aziende di aggregare valore aggiungendo funzionalità a una piattaforma esistente. Per garantire la qualità del codice, la toolchain include C-STAT per l’analisi integrata del codice statico. C-STAT può aiutare a dimostrare la conformità a standard specifici come MISRA C: 2004, MISRA C ++: 2008 e MISRA C: 2012, nonché a rilevare difetti, bug e vulnerabilità della sicurezza come definito dal Common Weakness Enumeration (CWE) e un sottoinsieme di CERT C / C ++.
La versione corrente di IAR Embedded Workbench per RISC-V fornisce supporto per core ed estensioni RISC-V a 32 bit RV32 e RV32E. Le versioni future includeranno il supporto a 64 bit, nonché la certificazione di sicurezza funzionale e soluzioni di sicurezza. Completando la sua offerta di prodotti per strumenti potenti, IAR Systems offre un valido supporto tecnico dagli uffici di tutto il mondo.
Ulteriori informazioni su www.iar.com/riscv.
